什么是makefile？或許很多Windows的程序員都不知道這個東西，因為那些Windows的IDE都為你做了這個功作，但是作為一個好的和專業的程序員，makefile還是要懂的。這就好像現在有許多的所見即所得的網頁制作工具，但如果你想成為一個專業網頁開發人員，你還是要了解HTML的標識的含義的，當然還有其它的比如CSS，JavaScript等等等等。
makefile關系到整個工程的編譯規則。一個工程中的源文件不計數，其按類型、功能、模塊分別放在若干個目錄中，makefile定義了一系列的規則來指定，哪些文件需要先編譯，哪些文件需要后編譯，哪些文件需要重新編譯，甚至于進行更復雜的功能操作，因為makefile就像一個Shell腳本一樣，其中也可以執行操作系統的命令。
makefile帶來的好處就是——自動化編譯，一旦寫好，只需要一個make命令，整個工程完全自動編譯，極大的提高了軟件開發的效率。make是一個命令工具，是一個解釋makefile中指令的命令工具，一般來說，大多數的IDE都有這個命令，比如：Delphi的make，Visual C++的nmake，Linux下GNU的make。可見，makefile都成為了一種在工程方面的編譯方法。
不同產商的make各不相同，也有不同的語法，但其本質都是在“文件依賴性”上做文章。
關于程序的編譯和連接
在此，先說說關于程序編譯的一些規范和方法，一般來說，無論是C、C++，還是pas，首先要把源文件編譯成中間的代碼文件，在Windows下也就是.obj文件，UNIX下是.o文件，即Object File，這個動作叫做編譯（compile）。然后再把大量的Object File合成執行文件，這個動作叫做鏈接（link）。
編譯時，編譯器需要的是語法的正確，函數與變量的聲明的正確。對于后者，通常是你需要告訴編譯器頭文件的所在位置（頭文件中應該只是聲明，而定義應該放在C/C++文件中），只要所有的語法正確，編譯器就可以編譯出中間目標文件。一般來說，每個源文件都應該對應于一個中間目標文件（O文件或是OBJ文件）。
鏈接時，主要是鏈接函數和全局變量，所以，我們可以使用這些中間目標文件（O文件或是OBJ文件）來鏈接我們的應用程序。鏈接器并不管函數所在的源文件，只管函數的中間目標文件（Object File），在大多數的時候，由于源文件太多，編譯生成的中間目標文件太多，而在鏈接時需要明顯地指出中間目標文件名，這對于編譯很不方便，所以，我們要給中間目標文件打個包，在Windows下這種包叫“庫文件”（Library File），也就是.lib文件，在UNIX下，是Archive File，也就是.a文件。
總結一下，源文件首先會生成中間目標文件，再由中間目標文件生成執行文件。在編譯時，編譯器只檢測程序語法，和函數、變量是否被聲明。如果函數未被聲明，編譯器會給出一個警告，但可以生成Object File。而在鏈接程序時，鏈接器會在所有的Object File中找尋函數的實現，如果找不到，那到就會報鏈接錯誤碼（Linker Error）。在VC下，這種錯誤一般是：Link 2001錯誤，意思就是說，鏈接器未能找到函數的實現。你需要指定函數的Object File。
言歸正傳。
Makefile介紹
make命令執行時，需要一個Makefile文件，以告訴make命令要怎么樣的去編譯和鏈接程序。
Makefile規則：
規則包含兩個部分，一個是依賴關系，一個是生成目標的方法。
target … : prerequisites…
command
…
…
目標：先決條件
命令
target也就是一個目標文件，可以是Object File，也可以是執行文件。還可以是一個標簽（Label）。
prerequisites 就是，要生成那個target所需要的文件或目標。
command 也就是make需要執行的命令。（任意的Shell命令）
這是一個文件的依賴文件，也就是說，target這一個或多個的目標文件依賴于prerequisites中的文件，其生成規則定義在command中。說白一點就是說，prerequisites中如果有一個以上的文件比target文件要新的話，command所定義的命令就會被執行。這就是Makefile的規則。也就是Makefile中最核心的內容。
在Makefile中，規則的順序是很重要的，因為，Makefile中只應該有一個最終目標，其它的目標都是被這個目標所連帶出來的，所以一定要讓make知道你的最終目標是什么。一般來說，定義在Makefile中的目標可能會有很多，但是第一條規則中的目標將被確立為最終的目標。如果第一條規則中的目標有很多個，那么，第一個目標會成為最終的目標。make所完成的也就是這個目標。
一個示例：一個工程只包含兩個文件，一個匯編源碼文件*.asm，一個資源文件.rc。注：這是我學習Win32匯編程序如果定義菜單的例子。
NAME = Menu
OBJS = $(NAME).obj
RES = $(NAME).res
LINK_FLAG = /subsystem:windows
ML_FLAG = /c /coff
$(NAME).exe: $(OBJS) $(RES)
Link $(LINK_FLAG) $(OBJS) $(RES)
.asm.obj:
ml $(ML_FLAG) $<
.rc.res:
rc $<
clean:
del *.obj
del *.res
make是如何工作的
在默認的方式下，也就是我們只鍵入make命令。那么，
1，make會在當前目錄下找名稱為“Makefile”或“makefile”的文件。
2，如果找到，它會找文件中的每一個目標文件（target），并把這個文件作為最終的目標文件。比如是XXX，一般它是一個可執行文件。
3，如果這個XXX文件不存在，或是XXX所依賴的后面的文件YYY的修改時間要比XXX這個文件新，那么，他就會執行后面所定義的命令來生成XXX這個文件。
4，如果XXX所依賴的YYY文件存在，那么make會在當前文件中找目標為YYY文件的依賴性，如果找到則再根據那一個規則生成YYY文件。
5，當然，你的C文件和H文件都是存在的，于是make會生成YYY文件，然后再用YYY文件生成make的終極任務，也就是執行文件XXX了。
這就是整個make的依賴性，make會一層又一層地去找文件的依賴關系，直到最終編譯出第一個目標文件。在找尋的過程中，如果出現錯誤，比如最后被依賴的文件找不到，那么make就會直接退出，并報錯，而對于所定義的命令的錯誤，或是編譯不成功，make根本不理。make只管文件的依賴性，即，如果在我找到了依賴關系之后，冒號后面的文件還是不在，那么對不起，我就不工作啦。
通過上述分析，我們知道，像clean這種，沒有被第一個目標文件直接或間接關聯，那么它后面所定義的命令將不會被自動執行，不過，我們可以顯式讓make執行。即命令——“make clean”，以此來清除所有的目標文件，以便重編譯。
于是在我們編程中，如果這個工程已經被編譯過了，當我們修改了其中一個源文件，比如file.c，那么根據我們的依賴性，我們的目標file.obj會被重編譯（也就是在這個依賴性關系后面所定義的命令），于是file.obj的文件也是最新的啦，于file.obj的文件修改時間要比最終的可執行文件XXX要新，所以XXX也會被重新鏈接了。
makefile中使用變量
為了makefile的易維護，在makefile中我們可以使用變量。
makefile的變量也就是一個字符串，理解成C語言的宏可能會更好一些。
比如，我們聲明一個變量，叫OBJS.
在makefile一開始就這樣定義：
OBJS = 1.obj 2.obj 3.obj
于是，我們就可以很方便地在我們的makefile中以“$(OBJS)”的方式來使用這個變量了。
Makefile里主要包含了五個東西：顯式規則、隱晦規則、變量定義、文件指示和注釋。
1、顯式規則。顯式規則說明了，如果生成一個或多個目標文件。這是由Makefile的書寫者明顯指出，要生的文件，文件的依賴文件，生成的命令。
2、隱晦規則。由于我們的make有自動推導的功能，所以隱晦的規則可以讓我們比較粗糙地簡略地書寫Makefile，這是由make所支持的。
3、變量的定義。在Makefile中我們要定義一系列的變量，變量一般都是字符串，這個有點像C語言中的宏，當Makefile被執行時，其中的變量都會被擴展到相應的引用位置上。
4、文件指示。其包括了三個部分，一個是在一個Makefile中引用另一個Makefile，就像C語言中的include一樣；另一個是指根據某些尾部指定Makefile中的有效部分，就像C語言中的預編譯#if一樣；還有就是定義一個多行的命令。
5、注釋。Makefile中只有行注釋，和UNIX的Shell腳本一樣，其注釋是用“#”字符，這個就像C/C++中的“//”一樣。如果你要在你的Makefile中使用“#”字符，可以用反斜杠進行轉義，如：“\#”。
先就整理到這里，不敢再往下看了，內容太多了，先有個概念，以后遇到問題再看。