Makefile文件
　　Makefile
　　一個工程中的源文件不計數，其按類型、功能、模塊分別放在若干個目錄中，makefile定義了一系列的規則來指定，哪些文件需要先編譯，哪些文件需要后編譯，哪些文件需要重新編譯，甚至于進行更復雜的功能操作，因為 makefile就像一個Shell腳本一樣，其中也可以執行操作系統的命令。
　　makefile帶來的好處就是——“自動化編譯”，一旦寫好，只需要一個make命令，整個工程完全自動編譯，極大的提高了軟件開發的效率。make是一個命令工具，是一個解釋makefile中指令的命令工具，一般來說，大多數的IDE都有這個命令，比如：Delphi的make，Visual C++的nmake，Linux下GNU的make。可見，makefile都成為了一種在工程方面的編譯方法。　
　　Make工具最主要也是最基本的功能就是通過makefile文件來描述源程序之間的相互關系并自動維護編譯工作。而makefile 文件需要按照某種語法進行編寫，文件中需要說明如何編譯各個源文件并連接生成可執行文件，并要求定義源文件之間的依賴關系。makefile 文件是許多編譯器--包括 Windows NT 下的編譯器--維護編譯信息的常用方法，只是在集成開發環境中，用戶通過友好的界面修改 makefile 文件而已。
　　在 UNIX 系統中，習慣使用 Makefile 作為 makfile 文件。如果要使用其他文件作為 makefile，則可利用類似下面的 make 命令選項指定 makefile 文件：
　　$ make -f Makefile.debug
　　例如，一個名為prog的程序由三個C源文件filea.c、fileb.c和filec.c以及庫文件LS編譯生成，這三個文件還分別包含自己的頭文件a.h 、b.h和c.h。通常情況下，C編譯器將會輸出三個目標文件filea.o、fileb.o和filec.o。假設filea.c和fileb.c都要聲明用到一個名為defs的文件，但filec.c不用。即在filea.c和fileb.c里都有這樣的聲明：
　　#include "defs"
　　那么下面的文檔就描述了這些文件之間的相互聯系:
　　---------------------------------------------------------
　　#It is a example for describing makefile
　　prog : filea.o fileb.o filec.o
　　cc filea.o fileb.o filec.o -LS -o prog
　　filea.o : filea.c a.h defs
　　cc -c filea.c
　　fileb.o : fileb.c b.h defs
　　cc -c fileb.c
　　filec.o : filec.c c.h
　　cc -c filec.c
　　----------------------------------------------------------
　　這個描述文檔就是一個簡單的makefile文件。
　　從上面的例子注意到，第一個字符為 # 的行為注釋行。第一個非注釋行指定prog由三個目標文件filea.o、fileb.o和filec.o鏈接生成。第三行描述了如何從prog所依賴的文件建立可執行文件。接下來的4、6、8行分別指定三個目標文件，以及它們所依賴的.c和.h文件以及defs文件。而5、7、9行則指定了如何從目標所依賴的文件建立目標。
　　當filea.c或a.h文件在編譯之后又被修改，則 make 工具可自動重新編譯filea.o，如果在前后兩次編譯之間，filea.C 和a.h 均沒有被修改，而且test.o還存在的話，就沒有必要重新編譯。這種依賴關系在多源文件的程序編譯中尤其重要。通過這種依賴關系的定義，make 工具可避免許多不必要的編譯工作。當然，利用Shell腳本也可以達到自動編譯的效果，但是，Shell 腳本將全部編譯任何源文件，包括哪些不必要重新編譯的源文件，而 make 工具則可根據目標上一次編譯的時間和目標所依賴的源文件的更新時間而自動判斷應當編譯哪個源文件。
　　Makefile文件作為一種描述文檔一般需要包含以下內容:
　　◆ 宏定義
　　◆ 源文件之間的相互依賴關系
　　◆ 可執行的命令
　　Makefile中允許使用簡單的宏指代源文件及其相關編譯信息，在Linux中也稱宏為變量。在引用宏時只需在變量前加$符號，但值得注意的是，如果變量名的長度超過一個字符，在引用時就必須加圓括號（）。
　　下面都是有效的宏引用：
　　$(CFLAGS)
　　$Z
　　$(Z)
　　其中最后兩個引用是完全一致的。
　　需要注意的是一些宏的預定義變量，在Unix系統中，$*、$@、$?和$<四個特殊宏的值在執行命令的過程中會發生相應的變化，而在GNU make中則定義了更多的預定義變量。關于預定義變量的詳細內容，宏定義的使用可以使我們脫離那些冗長乏味的編譯選項，為編寫makefile文件帶來很大的方便。
　　---------------------------------------------------------
　　# Define a macro for the object files
　　OBJECTS= filea.o fileb.o filec.o
　　# Define a macro for the library file
　　LIBES= -LS
　　# use macros rewrite makefile
　　prog: $(OBJECTS)
　　cc $(OBJECTS) $(LIBES) -o prog
　　……
　　---------------------------------------------------------
　　此時如果執行不帶參數的make命令，將連接三個目標文件和庫文件LS；但是如果在make命令后帶有新的宏定義：
　　make "LIBES= -LL -LS"
　　則命令行后面的宏定義將覆蓋makefile文件中的宏定義。若LL也是庫文件，此時make命令將連接三個目標文件以及兩個庫文件LS和LL。
　　在Unix系統中沒有對常量NULL作出明確的定義，因此我們要定義NULL字符串時要使用下述宏定義：
　　STRINGNAME= //這里有待考證
　　makefile 中的變量（宏）
　　GNU 的 make 工具除提供有建立目標的基本功能之外，還有許多便于表達依賴性關系
　　以及建立目標的命令的特色。其中之一就是變量或宏的定義能力。如果你要以相同的編譯
　　選項同時編譯十幾個 C 源文件，而為每個目標的編譯指定冗長的編譯選項的話，將是非
　　常乏味的。但利用簡單的變量定義，可避免這種乏味的工作：
　　# Define macros for name of compiler
　　CC = gcc
　　# Define a macr o for the CC flags
　　CCFLAGS = -D_DEBUG -g -m486
　　# A rule for building a object file
　　test.o: test.c test.h
　　$(CC) -c $(CCFLAGS) test.c
　　在上面的例子中，CC 和 CCFLAGS 就是 make 的變量。GNU make 通常稱之為變量，
　　而其他 UNIX 的 make 工具稱之為宏，實際是同一個東西。在 makefile 中引用變量的值
　　時，只需變量名之前添加 $ 符號，如上面的 $(CC) 和 $(CCFLAGS)。
　　GNU make 有許多預定義的變量，這些變量具有特殊的含義，可在規則中使用。表 13-2
　　給出了一些主要的預定義變量，除這些變量外，GNU make 還將所有的環境變量作為自己
　　的預定義變量。
　　表 13-2 GNU make 的主要預定義變量
　　預定義變量
　　含義
　　$*
　　不包含擴展名的目標文件名稱。
　　$+
　　所有的依賴文件，以空格分開，并以出現的先后為序，可能包含重復的依賴文件。
　　$<
　　第一個依賴文件的名稱。
　　$?
　　所有的依賴文件，以空格分開，這些依賴文件的修改日期比目標的創建日期晚。
　　$@
　　目標的完整名稱。
　　$^
　　所有的依賴文件，以空格分開，不包含重復的依賴文件。
　　$%
　　如果目標是歸檔成員，則該變量表示目標的歸檔成員名稱。例如，如果目標名稱為
　　mytarget.so(image.o)，則 $@ 為 mytarget.so，而 $% 為 image.o。
　　AR
　　歸檔維護程序的名稱，默認值為 ar。
　　ARFLAGS
　　歸檔維護程序的選項。
　　AS
　　匯編程序的名稱，默認值為 as。
　　ASFLAGS
　　匯編程序的選項。
　　CC
　　C 編譯器的名稱，默認值為 cc。
　　CFLAGS
　　C 編譯器的選項。
　　CPP
　　C 預編譯器的名稱，默認值為 $(CC) -E。
　　CPPFLAGS
　　C 預編譯的選項。
　　CXX
　　C++ 編譯器的名稱，默認值為 g++。
　　CXXFLAGS
　　C++ 編譯器的選項。
　　FC
　　FORTRAN 編譯器的名稱，默認值為 f77。
　　FFLAGS
　　FORTRAN 編譯器的選項。