(注釋：引用)

AMD公司設計，可以在同一時間內(nèi)處理64位的整數(shù)運算，并兼容于X86-32架構(gòu)。其中支持64位邏輯定址，同時提供轉(zhuǎn)換為32位定址選項；但數(shù)據(jù)操作指令默認為32位和8位，提供轉(zhuǎn)換成64位和16位的選項；支持常規(guī)用途寄存器，如果是32位運算操作，就要將結(jié)果擴展成完整的64位。這樣，指令中有“直接執(zhí)行”和“轉(zhuǎn)換執(zhí)行”的區(qū)別，其指令字段是8位或32位，可以避免字段過長。 　　

　　x86-64（也叫AMD64）的產(chǎn)生也并非空穴來風，x86處理器的32bit尋址空間限制在4GB內(nèi)存，而IA-64的處理器又不能兼容 x86。AMD充分考慮顧客的需求，加強x86指令集的功能，使這套指令集可同時支持64位的運算模式，因此AMD把它們的結(jié)構(gòu)稱之為x86-64。在技術上AMD在x86-64架構(gòu)中為了進行64位運算，AMD為其引入了新增了R8-R15通用寄存器作為原有X86處理器寄存器的擴充，但在而在32位環(huán)境下并不完全使用到這些寄存器。原來的寄存器諸如EAX、EBX也由32位擴張至64位。在SSE單元中新加入了8個新寄存器以提供對SSE2的支持。寄存器數(shù)量的增加將帶來性能的提升。與此同時，為了同時支持32和64位代碼及寄存器，x86-64架構(gòu)允許處理器工作在以下兩種模式：Long Mode(長模式)和Legacy Mode(遺傳模式)，Long模式又分為兩種子模式(64bit模式和Compatibility mode兼容模式)。該標準已經(jīng)被引進在AMD服務器處理器中的Opteron處理器。 　　

　　而今年也推出了支持64位的EM64T技術，再還沒被正式命為EM64T之前是IA32E，這是英特爾64位擴展技術的名字,用來區(qū)別X86 指令集。Intel的EM64T支持64位sub-mode，和AMD的X86-64技術類似，采用64位的線性平面尋址，加入8個新的通用寄存器（GPRs），還增加8個寄存器支持SSE指令。與AMD相類似，Intel的64位技術將兼容IA32和IA32E，只有在運行64位操作系統(tǒng)下的時候，才將會采用IA32E。IA32E將由2個sub-mode組成：64位sub-mode和32位sub-mode，同AMD64一樣是向下兼容的。 Intel的EM64T將完全兼容AMD的X86-64技術。現(xiàn)在Nocona處理器已經(jīng)加入了一些64位技術，Intel的Pentium 4E處理器也支持64位技術。 　　

　　應該說，這兩者都是兼容x86指令集的64位微處理器架構(gòu)，但EM64T與AMD64還是有一些不一樣的地方，AMD64處理器中的NX位在Intel的處理器中將沒有提供。

　　11.超流水線與超標量

　　在解釋超流水線與超標量前，先了解流水線(pipeline)。流水線是Intel首次在486芯片中開始使用的。流水線的工作方式就象工業(yè)生產(chǎn)上的裝配流水線。在CPU中由5-6個不同功能的電路單元組成一條指令處理流水線，然后將一條X86指令分成5-6步后再由這些電路單元分別執(zhí)行，這樣就能實現(xiàn)在一個CPU時鐘周期完成一條指令，因此提高CPU的運算速度。經(jīng)典奔騰每條整數(shù)流水線都分為四級流水，即指令預取、譯碼、執(zhí)行、寫回結(jié)果，浮點流水又分為八級流水。 　　

　　超標量是通過內(nèi)置多條流水線來同時執(zhí)行多個處理器，其實質(zhì)是以空間換取時間。而超流水線是通過細化流水、提高主頻，使得在一個機器周期內(nèi)完成一個甚至多個操作，其實質(zhì)是以時間換取空間。例如Pentium 4的流水線就長達20級。將流水線設計的步(級)越長，其完成一條指令的速度越快，因此才能適應工作主頻更高的CPU。但是流水線過長也帶來了一定副作用，很可能會出現(xiàn)主頻較高的CPU實際運算速度較低的現(xiàn)象，Intel的奔騰4就出現(xiàn)了這種情況，雖然它的主頻可以高達1.4G以上，但其運算性能卻遠遠比不上AMD 1.2G的速龍甚至奔騰III。

　　12.封裝形式

　　CPU封裝是采用特定的材料將CPU芯片或CPU模塊固化在其中以防損壞的保護措施，一般必須在封裝后CPU才能交付用戶使用。CPU的封裝方式取決于CPU安裝形式和器件集成設計，從大的分類來看通常采用Socket插座進行安裝的CPU使用PGA(柵格陣列)方式封裝，而采用Slot x槽安裝的CPU則全部采用SEC(單邊接插盒)的形式封裝。現(xiàn)在還有PLGA(Plastic Land Grid Array)、OLGA(Organic Land Grid Array)等封裝技術。由于市場競爭日益激烈，目前CPU封裝技術的發(fā)展方向以節(jié)約成本為主。

　　13、多線程

　　同時多線程Simultaneous multithreading，簡稱SMT。SMT可通過復制處理器上的結(jié)構(gòu)狀態(tài)，讓同一個處理器上的多個線程同步執(zhí)行并共享處理器的執(zhí)行資源，可最大限度地實現(xiàn)寬發(fā)射、亂序的超標量處理，提高處理器運算部件的利用率，緩和由于數(shù)據(jù)相關或Cache未命中帶來的訪問內(nèi)存延時。當沒有多個線程可用時，SMT 處理器幾乎和傳統(tǒng)的寬發(fā)射超標量處理器一樣。SMT最具吸引力的是只需小規(guī)模改變處理器核心的設計，幾乎不用增加額外的成本就可以顯著地提升效能。多線程技術則可以為高速的運算核心準備更多的待處理數(shù)據(jù)，減少運算核心的閑置時間。這對于桌面低端系統(tǒng)來說無疑十分具有吸引力。Intel從3.06GHz Pentium 4開始，所有處理器都將支持SMT技術。

　　14、多核心

　　多核心，也指單芯片多處理器（Chip multiprocessors，簡稱CMP）。CMP是由美國斯坦福大學提出的，其思想是將大規(guī)模并行處理器中的SMP（對稱多處理器）集成到同一芯片內(nèi)，各個處理器并行執(zhí)行不同的進程。與CMP比較， SMT處理器結(jié)構(gòu)的靈活性比較突出。但是，當半導體工藝進入0.18微米以后，線延時已經(jīng)超過了門延遲，要求微處理器的設計通過劃分許多規(guī)模更小、局部性更好的基本單元結(jié)構(gòu)來進行。相比之下，由于CMP結(jié)構(gòu)已經(jīng)被劃分成多個處理器核來設計，每個核都比較簡單，有利于優(yōu)化設計，因此更有發(fā)展前途。目前， IBM 的Power 4芯片和Sun的 MAJC5200芯片都采用了CMP結(jié)構(gòu)。多核處理器可以在處理器內(nèi)部共享緩存，提高緩存利用率，同時簡化多處理器系統(tǒng)設計的復雜度。

　　2005年下半年，Intel和AMD的新型處理器也將融入CMP結(jié)構(gòu)。新安騰處理器開發(fā)代碼為Montecito，采用雙核心設計，擁有最少18MB片內(nèi)緩存，采取90nm工藝制造，它的設計絕對稱得上是對當今芯片業(yè)的挑戰(zhàn)。它的每個單獨的核心都擁有獨立的L1，L2和L3 cache，包含大約10億支晶體管。

　　 15、SMP 　　

　　SMP（Symmetric Multi-Processing），對稱多處理結(jié)構(gòu)的簡稱，是指在一個計算機上匯集了一組處理器(多CPU),各CPU之間共享內(nèi)存子系統(tǒng)以及總線結(jié)構(gòu)。在這種技術的支持下，一個服務器系統(tǒng)可以同時運行多個處理器，并共享內(nèi)存和其他的主機資源。像雙至強，也就是我們所說的二路，這是在對稱處理器系統(tǒng)中最常見的一種（至強MP可以支持到四路，AMD Opteron可以支持1-8路）。也有少數(shù)是16路的。但是一般來講，SMP結(jié)構(gòu)的機器可擴展性較差，很難做到100個以上多處理器，常規(guī)的一般是8個到16個，不過這對于多數(shù)的用戶來說已經(jīng)夠用了。在高性能服務器和工作站級主板架構(gòu)中最為常見，像UNIX服務器可支持最多256個CPU的系統(tǒng)。　　

　　構(gòu)建一套SMP系統(tǒng)的必要條件是：支持SMP的硬件包括主板和CPU；支持SMP的系統(tǒng)平臺，再就是支持SMP的應用軟件。

　　為了能夠使得SMP系統(tǒng)發(fā)揮高效的性能，操作系統(tǒng)必須支持SMP系統(tǒng)，如WINNT、LINUX、以及UNIX等等32位操作系統(tǒng)。即能夠進行多任務和多線程處理。多任務是指操作系統(tǒng)能夠在同一時間讓不同的CPU完成不同的任務；多線程是指操作系統(tǒng)能夠使得不同的CPU并行的完成同一個任務。　　

　　要組建SMP系統(tǒng)，對所選的CPU有很高的要求，首先、CPU內(nèi)部必須內(nèi)置APIC（Advanced Programmable Interrupt Controllers）單元。Intel 多處理規(guī)范的核心就是高級可編程中斷控制器（Advanced Programmable Interrupt Controllers--APICs）的使用；再次，相同的產(chǎn)品型號，同樣類型的CPU核心，完全相同的運行頻率；最后，盡可能保持相同的產(chǎn)品序列編號，因為兩個生產(chǎn)批次的CPU作為雙處理器運行的時候，有可能會發(fā)生一顆CPU負擔過高，而另一顆負擔很少的情況，無法發(fā)揮最大性能，更糟糕的是可能導致死機。 　　

　　16、NUMA技術 　　

　　NUMA即非一致訪問分布共享存儲技術，它是由若干通過高速專用網(wǎng)絡連接起來的獨立節(jié)點構(gòu)成的系統(tǒng)，各個節(jié)點可以是單個的CPU或是SMP系統(tǒng)。在NUMA中，Cache 的一致性有多種解決方案，需要操作系統(tǒng)和特殊軟件的支持。圖2中是Sequent公司NUMA系統(tǒng)的例子。這里有3個SMP模塊用高速專用網(wǎng)絡聯(lián)起來，組成一個節(jié)點，每個節(jié)點可以有12個CPU。像Sequent的系統(tǒng)最多可以達到64個CPU甚至256個CPU。顯然，這是在SMP的基礎上，再用 NUMA的技術加以擴展，是這兩種技術的結(jié)合。

　　17、亂序執(zhí)行技術　　

　　亂序執(zhí)行（out-of-orderexecution），是指CPU允許將多條指令不按程序規(guī)定的順序分開發(fā)送給各相應電路單元處理的技術。這樣將根據(jù)個電路單元的狀態(tài)和各指令能否提前執(zhí)行的具體情況分析后，將能提前執(zhí)行的指令立即發(fā)送給相應電路單元執(zhí)行，在這期間不按規(guī)定順序執(zhí)行指令，然后由重新排列單元將各執(zhí)行單元結(jié)果按指令順序重新排列。采用亂序執(zhí)行技術的目的是為了使CPU內(nèi)部電路滿負荷運轉(zhuǎn)并相應提高了CPU的運行程序的速度。分枝技術：（branch）指令進行運算時需要等待結(jié)果，一般無條件分枝只需要按指令順序執(zhí)行，而條件分枝必須根據(jù)處理后的結(jié)果，再決定是否按原先順序進行。

　　18、CPU內(nèi)部的內(nèi)存控制器　　

　　許多應用程序擁有更為復雜的讀取模式（幾乎是隨機地，特別是當cache hit不可預測的時候），并且沒有有效地利用帶寬。典型的這類應用程序就是業(yè)務處理軟件，即使擁有如亂序執(zhí)行（out of order execution）這樣的CPU特性，也會受內(nèi)存延遲的限制。這樣CPU必須得等到運算所需數(shù)據(jù)被除數(shù)裝載完成才能執(zhí)行指令（無論這些數(shù)據(jù)來自CPU cache還是主內(nèi)存系統(tǒng)）。當前低段系統(tǒng)的內(nèi)存延遲大約是120－150ns，而CPU速度則達到了3GHz以上，一次單獨的內(nèi)存請求可能會浪費200 －300次CPU循環(huán)。即使在緩存命中率（cache hit rate）達到99％的情況下，CPU也可能會花50％的時間來等待內(nèi)存請求的結(jié)束－比如因為內(nèi)存延遲的緣故。　　

　　你可以看到Opteron整合的內(nèi)存控制器，它的延遲，與芯片組支持雙通道DDR內(nèi)存控制器的延遲相比來說，是要低很多的。英特爾也按照計劃的那樣在處理器內(nèi)部整合內(nèi)存控制器，這樣導致北橋芯片將變得不那么重要。但改變了處理器訪問主存的方式，有助于提高帶寬、降低內(nèi)存延時和提升處理器性能。