1. 什么是RF？
答：RF 即Radio frequency 射頻，主要包括無線收發信機。
2. 當今世界的手機頻率各是多少（CDMA，GSM、市話通、小靈通、模擬手機等）？
答：EGSM RX: 925-960MHz, TX:880-915MHz；
CDMA cellular(IS-95)RX: 869-894MHz, TX:824-849MHz。
3. 從事手機Rf工作沒多久的新手，應怎樣提高？
答：首先應該對RF系統(如功能性)有個系統的認識，然后可以選擇一些芯片組，研究一個它們之間的連通性(connectivities among them)。
4. RF仿真軟件在手機設計調試中的作用是什么？
答：其目的是在實施設計之前，讓設計者對將要設計的產品有一些認識。
5. 在設計手機的PCB時的基本原則是什么？
答：基本原則是使EMC最小化。
6. 手機的硬件構成有RF/ABB/DBB/MCU/PMU，這里的ABB、DBB和PMU等各代表何意？
答：ABB是Analog BaseBand，
DBB是Ditital Baseband，MCU往往包括在DBB芯片中。
PMU是Power Management Unit,現在有的手機PMU和ABB在一個芯片上面。將來這些芯片(RF,ABB,DBB,MCU,PMU)都會集成到一個芯片上以節省成本和體積。
7. DSP和MCU各自主要完成什么樣的功能？二者有何區別？
答：其實MCU和DSP都是處理器，理論上沒有太大的不同。但是在實際系統中，基于效率的考慮，一般是DSP處理各種算法，如信道編解碼，加密等，而MCU處理信令和與大部分硬件外設（如LCD等）通信。
8. 剛開始從事RF前段設計的新手要注意些什么？
答：首先，可以選擇一個RF專題，比如PLL，并學習一些基本理論，然后開始設計一些簡單電路，只有在調試中才能獲得一些經驗，有助加深理解。
9. 推薦RF仿真軟件及其特點？
答：Agilent ADS仿真軟件作RF仿真。這種軟件支持分立RF設計和完整系統設計。詳情可查看Agilent網站。
10. 哪里可以下載關于手機設計方案的相應知識，包括幾大?？臁⒏鱾€模塊的功能以及由此對硬件的性能要求等內容？
答：可以看看www.gsmworld.com和www.139130.net，或許有所幫助。關于TI的wireless solution,可以看看www.ti.com中的wireless communications.
11. 為什么GSM使用GMSK調制，而W-CDMA采用HPSK調制？
答：主要是由于GSM和WCDMA標準所定。有興趣的話，可以看一些有關數字調制的書，了解使用不同數字調制技術的利與弊。
12. 如何解決LCD model對RF的干擾?
答：PCB設計過程中，可以在單個層中進行LCD布線。
13. 手機設計過程中，在新增加的功能里，基帶芯片發射數據時對FM產生噪聲干擾，如何解決這個問題？
答：檢查PCB設計，找到干擾源并加強隔離。
14. 在做手機RF收發部分設計時，如何解決RF干擾問題？
答：GSM 手機是TDMA工作方式，RF收發并不是同時進行的，減少RF干擾的基本原則是一定要加強匹配和隔離。在設計時要考慮到發射機處于大功率發射狀態，與接收機相比更容易造成干擾，所以一定要特別保證PA的匹配。另外RF前端filter的隔離也是一個重要的指標。PCB板一般是6層或8層，必須要有足夠的ground plane以減少RF干擾。
15. 如何消除GSM突發干擾？
答：在PCB布線時，要把數字和射頻部分很好的隔離開，必須保證好的ground plane。一些電源和信號線必須進行有效的電容濾波。
16. 如何解決RF的電源干擾?
答：必須確保RF電源已經很好地濾波。如有必要，可以對不同的RF線路使用單獨的電源。
17. 有RF應用電路，在RF部分不工作的時候CPU及其它相關外設工作正常；可是當RF啟動工作時候，CPU與RF無關的端口也受到了類似于尖脈沖的干擾。請問，是什么原因造成的？怎樣克服這樣的干擾？
答：可能是RF部分沒有很好地與CPU部分隔離，請檢查PCB版圖。
18. 選擇手機射頻芯片時，主要考慮哪些問題？
答：在選擇射頻芯片時主要考慮以下幾點：
① 射頻性能，包括可靠性。
② 集成度高，需要少的外圍原器件。
③ 成本因素。
19.如何利用手機射頻芯片減少外圍芯片的數量？
答：手機射頻芯片集成度越高，所需要的外圍元啟件就越少。
20.射頻芯片對于外圍芯片會不會產生電磁干擾，應該怎么消除？
答：應該說是射頻系統會對其他DBB,ABB產生電磁干擾，而不僅是射頻芯片。加強射頻屏蔽是一個有效的措施。
21. 在無線通信系統中，基帶的時域均衡，是否應該位于基帶解調并進行位同步抽去后，對每一個位抽取的結果，經過時域均衡，再進行門限判決？
答：是的。需要先經過均衡，再進行門限判決。
22. 相同的發射功率，在頻率不一樣時，是否頻率高的（如900MHz）傳輸距離遠，頻率低（如30MHz）傳輸距離短（在開闊地帶）？
答：應該考慮到波長因素。頻率越高，波長越短，在開闊地帶，傳輸損耗越大，因此傳輸距離較短。
23.用定時器1來產生波形，其程序如下：
LDP #232
SPLK #0Ah,T1PR
SPLK #05h,T1CMPR
SPLK #0000h,T1CNT
SPLK #0042h,GPTCON
SPLK #0D542h,T1CON
為什么在T1PWM/T1CMP引腳上沒有波形輸出？
答：可以使用仿真工具進入代碼來調試這個問題。
24. “手機接收機前端濾波器帶寬根據接收頻率的帶寬來決定,必須保證帶內信號以最小的插損通過，不被濾除掉?！?在滿足能有效接收信號的情況下，對前端濾波器，如果濾波器帶寬比較寬，那么濾波器的插損就?。▽AW不知是不是也是這樣），但帶內噪聲就增加，反之相反。那么在給定接收信號頻率范圍的情況下，應該如何來考慮濾波器的帶寬，使帶內信號以最小的插損通過？
答：應該從系統設計的角度考慮這個問題，包括頻率范圍(frequency range,sensitivity)和感度(selectivity)等?？梢栽诓鍝p(insertion loss)、帶寬(bandwidth)和帶外抑制(out of band rejection)之間取得折衷, 只要選擇的值符合系統需求，就可以了。
25. 一般來說PA、SWITH有一定抑制雜散輻射的能力，但有一定的限制，如何增加其它的方法來更好的解決？
答：準確的說法應該是PA的匹配濾波有一定抑制雜散輻射的能力，另外可以選擇好的前端Filter 以加強帶外抑制。
26. 如何選用RF的LDO?
答：選用LDO時，應考慮其自身所具備的某些特性，如driving current、輸出噪聲和紋波抑制(ripple rejection)等。
27. 用什么方法可以降低射頻系統在待機時的功耗？
答：可以在手機聽網絡paging信息間隙把射頻系統關掉。
28. TI推出的TRF6151芯片采用直接變頻技術，會不會導致其他問題？
答：TI推出的TRF6151芯片是單芯片GSM tranceiver,采用零中頻接收機結構。直接變頻技術現在已經很成熟了，不存在技術問題，而且還是目前的主流方案
29. What is the requirement for phase noise at 1k offset, 10kHz offset, and 100kHz offset for GSM handset? GSM手機的相位噪聲為1k、10kHz和100kHz的情況下，需要滿足什么條件？
答：For GSM handset RX it has several architectures to implement: Superheterodyne,near zero-IF,zero-IF,different architecture may have different
LOs requirement and frequency plan,also it's related to the design of filters.
對于GSM手機RX，需要實現：超外差接近于零中頻(zero-IF)。不同架構的零中頻不同。Los要求以及頻率規劃(frequency plan)，這與濾波器的設計有關。
30. 接受機在接受靈敏度很高的情況下靜態音質量很好，而在一定移動時卻不好，可能是什么原因？
答：可能是fading的影響。
31. 決定一個射頻電路設計是否能夠量產的關鍵因素有哪些?
答：在大量生產時要求射頻性能一致、可靠、穩定，沒有離散性，并且滿足生產工藝的要求。
31. 據報道TI已開發出單芯片手機，請問在單芯片中如何實現BB與RF的隔離，與傳統分立模塊設計的要求有何不同？
答：TI 計劃于2004年推出單芯片手機方案。傳統分立模塊設計可以通過選擇更好性能的外圍器件，以及通過好的PCB布線來加強BB與RF的隔離，有很大的靈活性。而單芯片方案中BB與RF的有效隔離是由IC設計技術來保證的，TI在這方面已經積累了豐富的經驗。
32. 手機設計時，如何減少傳導雜散發射和輻射雜散發射？
答：要減少雜散發射，應該從線路設計和PCＢ設計這兩個方面考慮。
33. 可否采用屏蔽罩來阻止輻射雜散發射？
答：可以。
34. 手機與基站通信中產生的TDMA噪聲Burst Noise對于射頻部分有影響。在選擇射頻芯片的時候，單從技術的角度出發，主要是看那些方面的指標？
答：首先對于接收機而言，應注意的指標包括：接收靈敏度、選擇性、阻塞、交調等。對于發射機而言，包括輸出功率、頻譜特性、雜散、頻率相位誤差等。TDMA 噪聲主要影響手機的音頻部分。要避免這種噪聲，應該注意PCB設計，如音頻部分布線。
35. 3階截點和1db增益壓縮點是越大越好嗎？如果不是，大概應該在一個什么樣的值才比較合適？
答；對于3階截點和1db增益壓縮點，并不是越大越好，而是足夠滿足設計要求即可，因為必須考慮成本因素，越大就意味著芯片的價格越高。GSM900 IIP3 在-17dBm應該足夠滿足要求。
36. 在整體設計手機系統時，怎樣考慮射頻芯片的電磁兼容性能？
答：考慮射頻芯片的電磁兼容性能，必須加強射頻屏蔽。
37. 在RFIC中，DC Offset Cancellation是怎樣的原理？
答：DC偏移電壓會影響直接轉換接收機中的BER性能。DC偏移電壓出自LO自混頻等，因此必須在接收信號之前消除它。
38. GSM手機使用非線性功放，而W-CDMA必須使用線性功放，這是為什么？
答：這主要是由調制技術決定的。GSM采用GMSK調制，可以使用非線性功放，提高效率。而W-CDMA采用HPSK調制,則必須使用線性功放，減少失真。
39. 手機接收機前端濾波器帶寬是如何確定的？
答：手機接收機前端濾波器帶寬根據接收頻率的帶寬來決定,必須保證帶內信號以最小的插損通過，不被濾除掉。例如，GSM900接收機頻率范圍為880-915MHz。
40. 手機接收前端放大需考慮什么因素來設計，要求至少放大多少dB，TI公司相對應的器件如何找到？
答：需要考慮手機接收前端LNA的gain,P1dB,IP3,NF,frequency range 等，在TI方案中，gain 在17dB 左右。TI有Superheterodyne,zero-IF方案。你可以登錄www.ti.com查看GSM transceiver TRF6053,TRF6150,TRF6151。
41. 手機待機時間的長短如果在電池容量一定的情況下主要可從哪幾方面使待機時間增加？
答：從以下兩個方面：
① 工作模式下RX、DBB和ABB的功耗，對于這些模塊而言，功耗因解決方案而異。
② 解決方案的電源管理機制，一個好的解決方案應該做到在待機模式中盡可能關閉更多的功能塊。
42. 準備設計一個新款手機，即能登陸公網，又能在小范圍內獨立組網，該怎么做？
答：可以設計一種雙模手機，一個模式使用GSM或CDMA技術接入公眾網，另一個模式使用私有網絡技術。
43. 在設計一款CDMA 1X手機時，測試過程中，發現天線無線靈敏度指標不是很理想（-103db）,而天線有線靈敏度指標還可以（-108db），能否通過更改PCB設計（RF GND）進行改良
43. 在開發WLAN的PCB Layou時候，怎樣匹配或計算線路為50ohm.？
答：50ohm匹配由PCB層疊決定。將PCB參數(層厚度、)使用RF仿真工具計算阻抗、line thickness和line width。
You can calculate the impedance using RF simulation tools by setting PCB parameters like layer thickness, line thickness and line width.
44. 如果線路匹配不好，怎樣在網絡分析儀下計算所匹配的元件（L ，C）？
答：如果線路不匹配，可以使用網絡分析儀測量S參數，并借助史密斯圓圖使用LC元件來補償這種不匹配。
If there's mismatching you can use network analyser to measure the S-parameters and use LC conponents to compensate the mismatch using Smith chart.
45. 在網房中測試LNA接收靈敏度，測試點應該選擇哪兒點上最佳？
答：通常測試RX靈敏度，而不測試LNA靈敏度。
46. 在射頻電路比如放大器的設計中，其管子的信號地與偏置電路的電源地是否分開為好，或者至少在同一層分開？
答：一般不需要分開信號地和電源地。
Normally you don't need to seperate the ground of power supply with the ground of amplifier。
47. 不少射頻PCB布板在空域即無元件和走線的地方沒有布大面積地，這如何解釋？在微波頻段是否應不一樣？
答：可以在DC線路上加足數的小電器。
you can add enough small capacitors on DC line.
48. 目前有沒有置于低溫環境中的放大器管子外銷？
答：放大器的工作溫度范圍應該在-10-8℃，可以查看參數表，上面的規定應該也是如此。
For amplifier it should have its working temperature range like -10-85c, you can check the datasheet,it should have this specification.
49. 手機RF IC處理信號的原理如何？
答：當射頻/中頻(RF/IF)IC接收信號時，系接受自天線的信號(約800Hz～3GHz)經放大、濾波與合成處理后，將射頻信號降頻為基帶，接著是基帶信號處理；而RF/IF IC發射信號時，則是將20KHz以下的基帶，進行升頻處理，轉換為射頻頻帶內的信號再發射出去。
50. 一般手機射頻/中頻模塊由哪些部分組成？
答：一般手機射頻/中頻模塊系由無線接收、信號合成與無線發射三個單元組成，其中無線接收單元系由射頻頭端、混波器、中頻放大器與解調器所組成；信號合成部份包含分配器與鎖相回路；無線發射單元則由功率放大器、AGC放大器與調變器組成。
51. 手機基帶處理器的組成和主要功能是什么？
答：常見手機基帶處理器則負責數據處理與儲存，主要組件為DSP、微控制器、內存(如SRAM、Flash)等單元，主要功能為基帶編碼/譯碼、聲音編碼及語音編碼等。
52. 如何理解手機的射頻、中頻和基頻？
答：手機內部基本構造依不同頻率信號的處理可分成射頻（ＲＦ）、中頻（ＩＦ）及基頻（ＢＦ）三大部分，射頻負責接收及發射高頻信號，基頻則負責信號處理及儲存等功能，中頻則是射頻與基頻的中介橋梁，使信號能順利由高頻信號轉成基頻的信號。
53. 手機最后的發射頻率是在890--915Mhz，這是調頻波還是調幅波？測使用gmsk調制的gsm手機的射頻部分，為何在測試時使用固定的902.4Mhz的固定頻率？
答：GMSK調制指高斯最小頻移鍵控，是數字調制，某種程度上可以理解成是調頻，但頻率的改變以離散的（不連續的）方式進行，而調頻純粹是模擬調制，頻率的改變是連續的。
從890MHZ到915MHZ共25MHZ頻帶寬度，信道間隔為200KHZ（即0.2MHZ），共有125個上行信道，測試時不可能125個信道都測，通常會選3個有代表性的頻點（信道），兩邊兩個，中間一個，902.4MHZ剛好是中間的信道。
54. 手機測試項目：射頻載波功率、時間/功率包絡、相位誤差、接收報告電平的英文表達是什么？
答：射頻載波功率：RF Carrier Power；時間/功率包絡：Time/Power Template；相位誤差：Phase Error；接收報告電平：RSSI。
55. 現在較流行的射頻仿真軟件有哪些？
答：一般來說生產射頻器件的廠商都有這樣的軟件。如EIC的產品就有這樣的軟件，只要將設計電路的器件參數輸入，即可。目前較流行的射頻仿真軟件有：HP-ADS、ADS、microwave office、Ansoft等。
56. 手機主要有基帶和射頻組成，射頻現在很多IC廠家都已經有單芯片產品。同時基帶也有將DSP和ARM核集成在一塊IC中。TI目前是否有單芯片的基帶？
答：目前TI的數字基帶芯片中已經把ARM7和DSP集成在一起了。
57. What is the requirement for phase noise at 1k offset, 10kHz offset, and 100kHz offset for GSM handset? GSM手機的相位噪聲為1k、10kHz和100kHz的情況下，需要滿足什么條件？
答：For GSM handset RX it has several architectures to implement: Superheterodyne,near zero-IF,zero-IF,different architecture may have different
LOs requirement and frequency plan,also it's related to the design of filters.
對于GSM手機RX，需要實現：超外差接近于零中頻(zero-IF)。不同架構的零中頻不同。Los要求以及頻率規劃(frequency plan)，這與濾波器的設計有關。
58. 接受機在接受靈敏度很高的情況下靜態音質量很好，而在一定移動時卻不好，可能是什么原因？
答：可能是fading的影響。
59. 決定一個射頻電路設計是否能夠量產的關鍵因素有哪些?
答：在大量生產時要求射頻性能一致、可靠、穩定，沒有離散性，并且滿足生產工藝的要求。
60. 請問在TI的解決方案中, DSP軟件是否與MCU軟件共用同一操作系統?
答：在TI的解決方案中，以至于所有的解決方案中，DSP軟件都不能和MCU軟件共用一個操作系統。它們雖然集成在一個芯片上，但是屬于獨立的模塊，相當于兩個獨立的處理器。
61. 如何降低spectrum_switch？
答：如果是閉環功率控制，必須注意PA輸出功率檢測電路能夠滿足GSM動態范圍。
62. 手機的切換頻率很快，以前我們所用的手機一般用兩個鎖相環來鎖頻，現在在單芯片系統中，只用一個鎖相環，采用N分數鎖頻技術，請問一般時間控制在多少秒比較合適？
答：鎖定時間取決于具體應用，小于250us可以滿足gprs class 12 的要求。
63. 在設計初期和后期的pcb調試中應該注意那些問題？
答：需要調整burst ramp up 和 ramp down的功率控制。
64. TI可否提供MMI的源代碼？
答：一般情況下，TI將MMI源代碼與某些驅動器(LCD等)源代碼一同提供給用戶。包括MMI、協議堆棧和layer1源代碼在內的所有源代碼將根據業務關系決定是否提供。
65. 怎樣解決高頻LC振蕩電路的二次諧振或者多次諧振？
答：可以改善振蕩器反饋網絡的頻率選擇性，或者利用輸入匹配電路以削弱諧波。
附：相關英文回答原文：
You can improve the frequency selectivity of oscillator feedback network or take advantage of the output matching circuitry to attenuate the harmonics.
66. RF端口匹配結果好壞直接影響RF鏈路的信號質量。如何最快最好地調試這些匹配電路？
答：第一步：可以基于電路板設計使用網絡分析儀測量實際的S參數，并將其輸入到RF仿真SW中，以獲得初始的匹配網絡。
第二步：可以基于匹配網絡的仿真結果，在板上做一些進一步的優化工作。
附：相關英文回答：
Step 1: You can measure the actual S parameters using network analyser based on your board design and input it to the RF simulation SW to get the initial matching network.
step 2: Based on the simulation result of matching network you can do some further optimization work on your board.
67. 手機電路畫電路板時，如何解除DC-DC CONVERTER對RF電路的影響？
答：可以增加電容來濾除對直流線路的影響，也可以使用針對RF線路的專用LDO。
68. RF通行的最遠能達到1公里或更遠嗎？
答：這由RF頻率、發射功率和天線等因素決定。并非固定距離。
69. 在設計如wireless LAN card 的時候常會使用屏蔽罩用以屏蔽掉RF部分的輻射。這樣做會增加成本。有什么辦法可以少用甚至不用屏蔽罩？
答：可將高功率RF信號置于PCB中間層，并確保良好接地以減少散射。但是屏蔽罩仍是保證穩定發射性能的首選。
You can put high power RF signal in the middle layer of PCB and make sure have good grounding to reduce the radiation,but shielding can is still the preferred way to gurantee the stable radiation performance.
70. 10～30mV的有用信號：放大100～120dB后，有用信號達到峰峰值3V～~4V，但噪聲信號也達到了300mV左右，但實際要求噪聲信號在20mV以下，如何解決？（前級放大問題不明顯，矛盾不突出，關鍵到最后一級放大后，問題就出現了。）
答：首先要確保有用信號有非常好的信噪比，然后才將其輸入放大器鏈，接著計算獲得目標信號振幅和噪聲水平所需的增益與NF的大小，最后根據這些數據選擇合適的器件設計放大器鏈路。
First please make sure the useful signal has very good SNR before you input it to amplifiers chain,then you can calculate how much gain and NF you need to get the targeted signal amplitude and noise level, based on this you can choose the right components to design amplifiers chain.
71. 在開發WLAN的PCB Layou時候，怎樣匹配或計算線路為50ohm.？
答：50ohm匹配由PCB層疊決定。將PCB參數(層厚度、)使用RF仿真工具計算阻抗、line thickness和line width。
72. 如果線路匹配不好，怎樣在網絡分析儀下計算所匹配的元件（L ，C）？
答：如果線路不匹配，可以使用網絡分析儀測量S參數，并借助史密斯圓圖使用LC元件來補償這種不匹配。
73. 在網房中測試LNA接收靈敏度，測試點應該選擇哪兒點上最佳？
答：通常測試RX靈敏度，而不測試LNA靈敏度。
74. 在射頻電路比如放大器的設計中，其管子的信號地與偏置電路的電源地是否分開為好，或者至少在同一層分開？
答：一般不需要分開信號地和電源地。?
75. 不少射頻PCB布板在空域即無元件和走線的地方沒有布大面積地，這如何解釋？在微波頻段是否應不一樣？
答：可以在DC線路上加足數的小電器。
76. 目前有沒有置于低溫環境中的放大器管子外銷？
答：放大器的工作溫度范圍應該在-10-8℃，可以查看參數表，上面的規定應該也是如此。
77. 手機RF IC處理信號的原理如何？
答：當射頻/中頻(RF/IF)IC接收信號時，系接受自天線的信號(約800Hz～3GHz)經放大、濾波與合成處理后，將射頻信號降頻為基帶，接著是基帶信號處理；而RF/IF IC發射信號時，則是將20KHz以下的基帶，進行升頻處理，轉換為射頻頻帶內的信號再發射出去。
78. 一般手機射頻/中頻模塊由哪些部分組成？
答：一般手機射頻/中頻模塊系由無線接收、信號合成與無線發射三個單元組成，其中無線接收單元系由射頻頭端、混波器、中頻放大器與解調器所組成；信號合成部份包含分配器與鎖相回路；無線發射單元則由功率放大器、AGC放大器與調變器組成。
79. 手機基帶處理器的組成和主要功能是什么？
答：常見手機基帶處理器則負責數據處理與儲存，主要組件為DSP、微控制器、內存(如SRAM、Flash)等單元，主要功能為基帶編碼/譯碼、聲音編碼及語音編碼等。
80. 如何理解手機的射頻、中頻和基頻？
答：手機內部基本構造依不同頻率信號的處理可分成射頻（ＲＦ）、中頻（ＩＦ）及基頻（ＢＦ）三大部分，射頻負責接收及發射高頻信號，基頻則負責信號處理及儲存等功能，中頻則是射頻與基頻的中介橋梁，使信號能順利由高頻信號轉成基頻的信號。
81. 手機最后的發射頻率是在890--915Mhz，這是調頻波還是調幅波？測使用gmsk調制的gsm手機的射頻部分，為何在測試時使用固定的902.4Mhz的固定頻率？
答：GMSK調制指高斯最小頻移鍵控，是數字調制，某種程度上可以理解成是調頻，但頻率的改變以離散的（不連續的）方式進行，而調頻純粹是模擬調制，頻率的改變是連續的。 從890MHZ到915MHZ共25MHZ頻帶寬度，信道間隔為200KHZ（即0.2MHZ），共有125個上行信道，測試時不可能125個信道都測，通常會選3個有代表性的頻點（信道），兩邊兩個，中間一個，902.4MHZ剛好是中間的信道。
82. 手機測試項目：射頻載波功率、時間/功率包絡、相位誤差、接收報告電平的英文表達是什么？
答：射頻載波功率：RF Carrier Power；時間/功率包絡：Time/Power Template；相位誤差：Phase Error；接收報告電平：RSSI。
83. 現在較流行的射頻仿真軟件有哪些？
答：一般來說生產射頻器件的廠商都有這樣的軟件。如EIC的產品就有這樣的軟件，只要將設計電路的器件參數輸入，即可。目前較流行的射頻仿真軟件有：HP-ADS、ADS、microwave office、Ansoft等。
84. 手機主要有基帶和射頻組成，射頻現在很多IC廠家都已經有單芯片產品。同時基帶也有將DSP和ARM核集成在一塊IC中。TI目前是否有單芯片的基帶？
答：目前TI的數字基帶芯片中已經把ARM7和DSP集成在一起了。
最新的無線終端產品大多數都裝備了高速數據接口、高分辨率LCD屏和相機模塊，甚至有些手機還安裝了通過DNB連接器接收電視節目的功能。除增加新的功能外，手機尺寸的挑戰依然沒有變化，手機還在向小巧、輕薄方向發展。眾多功能匯聚在一個狹小空間內，導致手機設計中的ESD和EMI問題變得更加嚴重。這些問題必須在手機設計的最初階段解決，并需要按照應用選擇有效的解決辦法。
ESD和EMI防護設計的新挑戰
傳統的ESD保護或EMI濾波功能是由分立或無源器件解決方案占主導地位，例如，防護ESD的變阻器或防護EMI的基于串聯電阻和并聯電容器的PI型濾波結構。手機質量標準的提高和新型IC的高EMI敏感度促使設計人員必須提高手機的抗干擾能力，因此某些方案的技術局限性已顯露出來了。
簡單比較變阻器和TVS二極管的鉗位電壓Vcl，就可以理解傳統解決方案的局限性。變阻器的鉗位電壓Vcl(8/20ms@Ipp=10A測試)顯示大約40V，比TVS二極管的Vcl測量值高60%。當必須實施IEC 61000-4-2標準時，要想實現整體系統的穩健性就不能怱視這種差別。除這個內在的電壓差問題外，在手機使用壽命期內，隨著老化現象的出現，無源器件解決方案還暴露出電氣特性變化的問題。
因此，TVS二極管解決方案在ESD保護市場占據很大的份額，同時集成化的硅解決方案也是EMI濾波器不可或缺的組件。
是采用單線TVS還是ESD陣列保護？
關于某些充分利用ESD保護二極管的布局建議，我們通常建議盡可能把ESD二極管放置距ESD干擾源最近的地方。最好放在I/O接口或鍵盤按鍵的側邊。因此，在選擇正確的保護方法之前必須先區分應用形式。
以鍵盤應用為例，因為ESD源是一個含有多個觸點的大區域，最好是設計類似于單線路TVS的保護組件，圍繞電路板在每個按鍵后放置一個ESD二極管。如果采用陣列設計，保護功能將得到保證，但是這種設計將會受到潛在的ESD問題的影響，例如二條線路之間的輻射問題。在這種情況下，手機內部的ESD干擾控制并沒有被全面優化。
全新的單線保護
正當單線保護器件被廣泛用于抑制ESD放電時，一種在同一封裝內集成兩個并聯二極管的兩級鉗位概念產生了。圖1對傳統的單線ESD保護與新型兩級鉗位二極管組件進行了對比。
與目前的單線ESD保護二極管相比，這種創新將ESD防護性能進一步提高了。如果實施ESD放電，當在該IC輸入端上施加15kV空氣放電時，兩個鉗位級確保輸出端殘留最少的放電電壓。
與單ESD解決方案相比，當施加15kV放電電壓時，并聯兩個二極管的方案將輸出殘余電壓降低40%。此外，意法半導體(ST)開發的新封裝SOD882還有助于節省PCB空間，因為即便內置兩個二極管，每線僅占用面積0.6mm2。同時，封裝高度在0.4到0.5mm之間，特別適合纖薄型和滑板手機。
圖1：單ESD保護概念與雙鉗位二極管對比
雖然單ESD二極管在鍵盤應用中找到了適合自己的位置，但是我們不妨介紹一下二極管陣列解決方案。在多條數據線路通過一個獨特的連接器被集中在一點的情況中，ESD陣列二極管通常被用于節省電路板空間，提高連接器保護功能的穩健性。SIM卡連、手機底座連接器、外部存儲卡、手機連接器等都是這種情況，如圖2所示。
ESD陣列優化PCB面積
ESD二極管陣列解決方案的最大優點是，在一個外部尺寸極小的封裝內提供4個或5個TVS二極管。實際上，這是保護整個I/O連接器所必須的，因為ESD干擾的入口點通常集中于一個相對較小的面積上。
ESD保護二極管被焊接在I/O連接器附近，用于防止61000-4-2標準規定的8kV接觸放電和15kV空氣放電時所產生的任何損壞。這意味著當通過一個330Ω電阻給一個150pF電容放電時，ESD保護二極管能夠抵抗15kV的電壓。
ST最近擴充了保護二極管陣列產品線，推出了一個名為M6的微型封裝。新產品比現有的SOT323和SOT666節省PCB空間高達75%和45%。
超高速數據線路保護
按照目標應用的信號傳輸速度選擇TVS二極管是設計高效ESD保護功能的關鍵之一?；旧?，前面提及的信號的數據傳輸速率越高，ESD保護二極管的電容就要求越低。
因此，必須把保護組件在電流信號上產生的干擾降至最低。這與TVS二極管的寄生電容有直接的關聯。例如，在USB2.0的情況中，因為數據傳輸速率達到480Mbps，所以需要ESD保護組件的電容極低。
實驗室的測量結果顯示，寄生線電容高于3.5pF的ESD保護二極管可能會在高速數據傳輸時產生很大的信號干擾。結果可能導致USB2.0收發器無法正常讀取數據。而對于USB1.1接口，寄生電容大約50pF的二極管并不會構成任何數據完整性問題。這就是USB2.0的ESD保護組件的額定寄生電容在0V時通常要求低于3pF的主要原因。
USBULC6-2P6就是專門為滿足高速數據接口的需求而開發的。這個產品的主要功能是保護USB接口。所有引腳都符合要求最嚴格的IEC61000-4-2第4級ESD標準。典型線路電容是2.5pF，保證低于3.5pF，可完全滿足USB接口的所有設計要求。
圖2：ESD二極管陣列保護的Tflash連接器
兩條數據線路之間的差分電容均衡性是設計人員必須考慮的另一個特性。因此設計人員可以給電容參數差量極小的數據線路設計極其相似的組件。這是硅二極管的一個十分顯著的優點，因為變阻器的電容偏差大約10%到20%。
新的收發機發射信號的速度非?？欤瑫r耗電也越來越大，為了有助于優化電池使用壽命，超低電容的ESD保護二極管的漏電流被降低到1微安以下。
除保護兩條數據線路外，還必須保護Vbus線路。這是這個特殊的保護器件的另一個增值之處，因為它保護D+、D-和Vbus三條線路。專用的TVS二極管在相同的條件下像保護數據線路一樣保護Vbus線路，防護ESD浪涌。
因為手機還有空間的限制因素，所以USB2.0的三條線路ESD防護不得超過SOT666封裝尺寸。USB2.0專用ESD防護電路見圖3。
圖3所示的軌對軌保護概念是效率最高的高速數據線路ESD防護概念，是速率每秒480Mbits高速串行線路的最佳折衷方案，它兼顧了數據完整性、信號均衡性、低功耗和最嚴格的ESD標準。
手機EMI抗干擾功能
在某情況下，ESD問題并不是工程師要解決的唯一問題。因為手機發射和傳送RF信號時，很多電子組件受到RF輻射，因此，必須抑制RF輻射以保護正常的工作。甚至在某些情況下，某些IC自己也會產生RF輻射以及射頻干擾。
基本上，很多接口都會容易受到GSM脈沖的攻擊，如音頻線路或LCD或相機模塊，產生能夠聽見的噪聲或可以看見的屏幕抖動。這就是在設計手機時強烈推薦EMI濾波器的原因。
在某種意義上，EMI輻射抑制已成為下一代手機如多頻手機或3G手機的關鍵問題，因為現有解決方案即將達到技術極限。
采用分立的電阻和電容的單一阻容PI型濾波器設計不再是節省空間的解決方案。此外，因為衰減帶寬很窄，阻容濾波器的濾波性能極差。對于空間限制極嚴，工作頻率擴大幾個頻段的多頻手機和3G手機，這類濾波器的缺陷明顯。
圖3：USB2.0保護拓撲
設計師開始關注衰減大和衰減頻帶寬的低通濾波器，以硅為材料的集成EMI濾波器是適合所有這些需求的濾波器，它表現出極寬的衰減范圍，從800MHz到2GHz或3GHz，S21參數超過30db等。同時，這些濾波器可針對高速數據應用實現低寄生電容結構和超小的PCB空間。
硅EMI濾波器：LC型還是RC型?
今天，半導體供應商正在提供LC型或RC型濾波器，問題在于如何為正確的應用選擇正確的技術。
對上文提及的兩種技術的純濾波性能進行對比，在某種意義上我們看見相似的濾波特性，兩種結構都表現出極寬的抑制頻帶。這些主要特性的取得歸功于能夠最大限度降低濾波器(無論是RC還是LC型)的寄生電感的集成概念。
然后，LC濾波器能夠優化低頻的插入損耗。與RC濾波器相比，濾波特性在技術規格中確實存在明顯的差別。但是考慮到特性曲線是在50Ω環境中測量到的，設計師可能注意到，在應用條件下，因為多數IC是高阻抗元器件，RC濾波器的串聯電阻或LC濾波器的串聯電感對插入損耗的影響可忽略不計。因此，即使在濾波器技術規格中看到插入損耗的差異，這個差異也不真地適合應用條件。
盡管如此，我們可以使RC或LC濾波器信號傳輸能力實現差異化。特別是在高頻下，LC濾波器可能具有RC濾波器絕對沒有的某些振蕩效應。這些寄生振蕩可能會干擾信號甚至會產生比RC濾波器更長的延遲時間。圖4所示是通過硅LC濾波器進行的信號傳輸測試，從圖中可以看到振蕩效果。
最后，EMI濾波器是使用硅RC還是LC，兩者之間沒有明顯的性能差異，因為它們的特性在實際應用中基本相同，低阻抗環境除外。順便提及一下，考慮到現有的硅技術，電阻的集成密度比電感器高出很多。因此，LC濾波器的制造成本高于RC濾波器。
現在讓我們對比無源LC濾波器和硅RC濾波器，大家熟知的兩者之間的差異是，無源技術基于集成變阻器(而硅濾波器集成的是二極管)。因此，這種濾波器不如硅RC濾波器耐用，同時過濾特性類似于分立電容器，這意味著抑制頻帶尖而窄，不能為新一代多頻手機100%優化。
濾波器的RC耦合是設計人員必須精心選擇的首要特性，本質上說，應用的信號傳輸速度越快，濾波器線路的總電容就應該越小。
因此，對于UART、RS232或音頻線路，標準電容在幾百個pF范圍內的EMI濾波器足以確保優秀的濾波性能和最小的信號干擾。
對于高速接口像LCD或CMOS傳感器，濾波器的寄生電容對視頻信號完整性的影響很大，所以電容值必須降到最低限度，幾十個兆赫茲的頻率，電容必須小于20pF。
這又帶來了新的問題，因為濾波器的濾波性能會因為本身電容變小而降低。
因為最近的半導體設計，現在市場上出現了超低電容EMI濾波器結構，以及超高衰減量、寬帶抑制和符合IEC61000-4-2第4級的ESD保護功能。意法半導體是市場上率先推出電容超低、抑制帶寬極大并符合IEC61000-4-2第4級安全標準的濾波器結構，EMIF08-VID01F2在800MHz到3GHz頻帶內可以實現30dB以上的衰減抑制，同時在3V工作電壓時其線電容只有17pF。
要想取得最佳的濾波性能，除考慮硅產品本身的特性外，還要考慮組件的封裝和布局，這就是大多數基于硅的EMI濾波器采用400um管腳間距的倒裝片封裝或microQFN封裝的原因。微型封裝的主要優勢之處是寄生電感影響小，從而最大限度地提高了高頻下的衰減特性；其次微型封裝尺寸小，有助產品的微型化趨勢。
400um管腳間距還可簡化和最小化濾波器與I/O連接端子之間的布局連接，因此，使用管腳間距較小的新封裝有助于提高PCB＋布局＋濾波器的系統整體性能。圖5所示是ST的一個超小濾波器的簡圖。
與分立的電容和電阻占用的PCB電路板空間相比，像EMIF08這樣的倒裝片和mQFN封裝的硅濾波器可節省PCB空間近70%，將組件數量從18個減少到1個，同時還能維持或降低應用的整體成本。
最后，RC硅濾波器是一個具有競爭力的解決方案，其過濾性能、ESD保護和PCB空間占用超過了分立解決方案。除單純的性能對比外，集成解決方案更適合新一代手機對寬衰減帶寬和高密度集成電路板的需求。
本文小結
在手機設計的初始階段，ESD和EMI問題變得越來越突出，必須根據實際應用選擇專門的方法來解決ESD和EMI問題。雖然保護組件本身的性能十分關鍵，但是布局考慮也有助于提高系統的整體防護性能。
為提高新一代手機的EMI抗干擾性能和ESD抗靜電性能，ST在2006年全面增強了產品組合，推出了微型超薄單線ESD保護產品，這是一個產品型號齊全的ESD陣列，其microQFN封裝占用電路板空間比SOT666和其它專用產品如USB2.0接口專用超低電容保護組件低40%。此外，新系列EMI濾波器取得了新的突破，在一個倒裝片或400um管腳間距的microQFN封裝內組裝了超小或超大的電容結構。
作者：S. Mosquera Duran
IPAD及保護產品部市場經理
意法半導體公司
NOR和NAND是現在市場上兩種主要的非易失閃存技術。Intel于1988年首先開發出NOR flash技術，徹底改變了原先由EPROM和EEPROM一統天下的局面。緊接著，1989年，東芝公司發表了NAND flash結構，強調降低每比特的成本，更高的性能，并且象磁盤一樣可以通過接口輕松升級。但是經過了十多年之后，仍然有相當多的硬件工程師分不清NOR和NAND閃存。
相“flash存儲器”經?？梢耘c相“NOR存儲器”互換使用。許多業內人士也搞不清楚NAND閃存技術相對于NOR技術的優越之處，因為大多數情況下閃存只是用來存儲少量的代碼，這時NOR閃存更適合一些。而NAND則是高數據存儲密度的理想解決方案。
NOR的特點是芯片內執行(XIP, eXecute In Place)，這樣應用程序可以直接在flash閃存內運行，不必再把代碼讀到系統RAM中。
NOR的傳輸效率很高，在1～4MB的小容量時具有很高的成本效益，但是很低的寫入和擦除速度大大影響了它的性能。
NAND結構能提供極高的單元密度，可以達到高存儲密度，并且寫入和擦除的速度也很快。應用NAND的困難在于flash的管理和需要特殊的系統接口。
性能比較
flash閃存是非易失存儲器，可以對稱為塊的存儲器單元塊進行擦寫和再編程。任何flash器件的寫入操作只能在空或已擦除的單元內進行，所以大多數情況下，在進行寫入操作之前必須先執行擦除。NAND器件執行擦除操作是十分簡單的，而NOR則要求在進行擦除前先要將目標塊內所有的位都寫為0。
由于擦除NOR器件時是以64～128KB的塊進行的，執行一個寫入/擦除操作的時間為5s，與此相反，擦除NAND器件是以8～32KB的塊進行的，執行相同的操作最多只需要4ms。
執行擦除時塊尺寸的不同進一步拉大了NOR和NADN之間的性能差距，統計表明，對于給定的一套寫入操作(尤其是更新小文件時更多的擦除操作必須在基于NOR的單元中進行。這樣，當選擇存儲解決方案時，設計師必須權衡以下的各項因素。
● NOR的讀速度比NAND稍快一些。
● NAND的寫入速度比NOR快很多。
● NAND的4ms擦除速度遠比NOR的5s快。
● 大多數寫入操作需要先進行擦除操作。
● NAND的擦除單元更小，相應的擦除電路更少。
接口差別
NOR flash帶有SRAM接口，有足夠的地址引腳來尋址，可以很容易地存取其內部的每一個字節。
NAND器件使用復雜的I/O口來串行地存取數據，各個產品或廠商的方法可能各不相同。8個引腳用來傳送控制、地址和數據信息。
NAND讀和寫操作采用512字節的塊，這一點有點像硬盤管理此類操作，很自然地，基于NAND的存儲器就可以取代硬盤或其他塊設備。
容量和成本
NAND flash的單元尺寸幾乎是NOR器件的一半，由于生產過程更為簡單，NAND結構可以在給定的模具尺寸內提供更高的容量，也就相應地降低了價格。
NOR flash占據了容量為1～16MB閃存市場的大部分，而NAND flash只是用在8～128MB的產品當中，這也說明NOR主要應用在代碼存儲介質中，NAND適合于數據存儲，NAND在CompactFlash、Secure Digital、PC Cards和MMC存儲卡市場上所占份額最大。
可靠性和耐用性
采用flahs介質時一個需要重點考慮的問題是可靠性。對于需要擴展MTBF的系統來說，Flash是非常合適的存儲方案?？梢詮膲勖?耐用性)、位交換和壞塊處理三個方面來比較NOR和NAND的可靠性。
壽命(耐用性)
在NAND閃存中每個塊的最大擦寫次數是一百萬次，而NOR的擦寫次數是十萬次。NAND存儲器除了具有10比1的塊擦除周期優勢，典型的NAND塊尺寸要比NOR器件小8倍，每個NAND存儲器塊在給定的時間內的刪除次數要少一些。
位交換
所有flash器件都受位交換現象的困擾。在某些情況下(很少見，NAND發生的次數要比NOR多)，一個比特位會發生反轉或被報告反轉了。
一位的變化可能不很明顯，但是如果發生在一個關鍵文件上，這個小小的故障可能導致系統停機。如果只是報告有問題，多讀幾次就可能解決了。
當然，如果這個位真的改變了，就必須采用錯誤探測/錯誤更正(EDC/ECC)算法。位反轉的問題更多見于NAND閃存，NAND的供應商建議使用NAND閃存的時候，同時使用EDC/ECC算法。
這個問題對于用NAND存儲多媒體信息時倒不是致命的。當然，如果用本地存儲設備來存儲操作系統、配置文件或其他敏感信息時，必須使用EDC/ECC系統以確?？煽啃?。
壞塊處理
NAND器件中的壞塊是隨機分布的。以前也曾有過消除壞塊的努力，但發現成品率太低，代價太高，根本不劃算。
NAND器件需要對介質進行初始化掃描以發現壞塊，并將壞塊標記為不可用。在已制成的器件中，如果通過可靠的方法不能進行這項處理，將導致高故障率。
易于使用
可以非常直接地使用基于NOR的閃存，可以像其他存儲器那樣連接，并可以在上面直接運行代碼。
由于需要I/O接口，NAND要復雜得多。各種NAND器件的存取方法因廠家而異。
在使用NAND器件時，必須先寫入驅動程序，才能繼續執行其他操作。向NAND器件寫入信息需要相當的技巧，因為設計師絕不能向壞
塊寫入，這就意味著在NAND器件上自始至終都必須進行虛擬映射。
軟件支持
當討論軟件支持的時候，應該區別基本的讀/寫/擦操作和高一級的用于磁盤仿真和閃存管理算法的軟件，包括性能優化。
在NOR器件上運行代碼不需要任何的軟件支持，在NAND器件上進行同樣操作時，通常需要驅動程序，也就是內存技術驅動程序(MTD)，NAND和NOR器件在進行寫入和擦除操作時都需要MTD。
使用NOR器件時所需要的MTD要相對少一些，許多廠商都提供用于NOR器件的更高級軟件，這其中包括M-System的TrueFFS驅動，該驅動被Wind River System、Microsoft、QNX Software System、Symbian和Intel等廠商所采用。
驅動還用于對DiskOnChip產品進行仿真和NAND閃存的管理，包括糾錯、壞塊處理和損耗平衡。
上拉電阻：
1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC門電路必須加上拉電阻，才能使用。
3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。
4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。
5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。
6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
上拉電阻阻值的選擇原則包括:
1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠?。浑娮栊。娏鞔蟆?br />3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮
以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理
對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：
1． 驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。
2． 下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。
3． 高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。
4． 頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。
下拉電阻的設定的原則和上拉電阻是一樣的。
OC門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每端口不大于100uA,設輸出口驅動電流約500uA，標準工作電壓是5V，輸入口的高低電平門限為0.8V(低于此值為低電平)；2V(高電平門限值)。
選上拉電阻時：
500uA x 8.4K= 4.2即選大于8.4K時輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低于0.8V即可。
當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA
200uA x15K=3V即上拉電阻壓降為3V，輸出口可達到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門的可參考74HC系列
設計時管子的漏電流不可忽略，IO口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了（否則多余的電流喂給了級聯的輸入口，高于低電平門限值就不可靠了）??????????????????????????????????????
?
在數字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。
1. 電阻作用：
l 接電組就是為了防止輸入端懸空
l 減弱外部電流對芯片產生的干擾
l 保護cmos內的保護二極管,一般電流不大于10mA
l 上拉和下拉、限流
l 1. 改變電平的電位，常用在TTL-CMOS匹配
2. 在引腳懸空時有確定的狀態
3.增加高電平輸出時的驅動能力。
4、為OC門提供電流
l 那要看輸出口驅動的是什么器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。
l 如果有上拉電阻那它的端口在默認值為高電平你要控制它必須用低電平才能控制如三態門電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來成為低電平。反之，
l 尤其用在接口電路中,為了得到確定的電平,一般采用這種方法,以保證正確的電路狀態,以免發生意外,比如,在電機控制中,逆變橋上下橋臂不能直通,如果它們都用同一個單片機來驅動,必須設置初始狀態.防止直通!
2、定義：
l 上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！
l 上拉是對器件注入電流，下拉是輸出電流
l 弱強只是上拉電阻的阻值不同，沒有什么嚴格區分
l 對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。
3、為什么要使用拉電阻：
l 一般作單鍵觸發使用時，如果IC本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態或是觸發后回到原狀態，必須在IC外部另接一電阻。
l 數字電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處于穩定狀態，具體視設計要求而定！
l 一般說的是I/O端口，有的可以設置，有的不可以設置，有的是內置，有的是需要外接，I/O端口的輸出類似與一個三極管的C，當C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該端口正常時為高電平，C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使該端口平時為低電平，作用嗎：
比如：當一個接有上拉電阻的端口設為輸如狀態時，他的常態就為高電平，用于檢測低電平的輸入。
l 上拉電阻是用來解決總線驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是你同學說的灌電流